256 ешлыкны бүлүче, кертү ешлыгы 0,3 ~ 30 ГГц

256 ешлыклы бүлүче - санлы схема модуле, кертү сигналының ешлыгын оригиналь ешлыкның 1/256ына кадәр киметә. Аның характеристикалары һәм кулланылышы түбәндәгечә:

Характеристика:
1. Зур ешлык бүлү коэффициенты
Ешлыкны бүлү коэффициенты 256: 1, зур ешлыкны киметүне таләп итә торган сценарийлар өчен яраклы, мәсәлән, югары ешлыклы сәгатьләрдән аз ешлыклы контроль сигналлар чыгару.
2. Күп дәрәҗә триггер структурасы
Гадәттә 8 дәрәҗә бинар счетчиклардан тора (мәсәлән, 8 битле счетчиклар), 2 ^ 8 = 256, берничә флип-флоп каскадлы булырга тиеш, бу каскадлы тоткарлыкны кертә ала.
3. Чыгыш дежур циклы
Гади бинар счетчикның иң югары бит чыгару дежур циклы 50%, ләкин урта этап асимметрик булырга мөмкин. Әгәр дә тулы цикл 50% дежур циклы таләп ителсә, өстәмә логик эшкәртү кирәк (мәсәлән, кире элемтә яки ешлык чылбыры комбинациясе).
4. Stabilityгары тотрыклылык
Санлы схема дизайнына нигезләнеп, ул югары ешлык төгәллегенә ия, температура һәм көчәнеш кебек экологик факторларга азрак тәэсир итә һәм кертү сигналының тотрыклылыгына таяна.
5. Түбән энергия куллану һәм интеграция
Хәзерге CMOS технологиясе аз энергия куллануга ия, FPGA, ASIC яки микроконтрольга интеграцияләү җиңел, һәм ресурслар азрак.

Кушымта:
1. Элемтә системасы
Ешлык синтезы: Фаза белән бикләнгән циклда (ПЛЛ), максат ешлыгы көчәнеш белән идарә итүче осиллатор (VCO) белән берлектә барлыкка килә; RF кушымталарында җирле осиллатор (LO) ешлык бүленеше күп каналлы ешлыклар тудыра.
2. Санлы сигнал эшкәртү
Downsampling: Алиаска каршы фильтрлау белән берлектә кулланылган мәгълүматлар күләмен киметү өчен, сайлау ставкасын киметегез.
3. Вакытлау һәм вакыт җайланмалары
Санлы сәгатьләрдә һәм электрон таймерларда кристалл осиллатор (мәсәлән, 32,768 кГц) икенче кулны йөртү өчен 1 Гцга бүленә.
Сәнәгать контролендә тригиграция яки вакыт-вакыт эш планлаштыру.
4. Тест һәм үлчәү кораллары
Сигнал генераторы аз ешлыклы сынау сигналларын чыгара яки ешлык үлчәме өчен ешлыкны бүлүче модуль булып хезмәт итә.